특허보유현황
적층용 단위 칩의 제조방법과, 단위 칩을 이용한 3차원 적층 칩 및 그 제조방법
출원인
한국과학기술원|한국기계연구원
등록상태
등록
출원번호
1020090072326
출원일
2009-08-06
공개번호
1020110014794
공개일
2011-02-14
등록번호
1010544920000
등록일
2011-07-29
IPC 분류
H10W 70/00|H10P 50/00|H10P 52/00|H10W 72/00
대표도면
요약
이 발명은 웨이퍼 레벨(상태)에서 다이싱 공정을 이용해 측면에 절연층을 갖는 적층용 단위 칩을 가공하고, 다수의 적층용 단위 칩을 상하로 적층하고 측면에 회로선을 형성해 3차원 적층 칩을 제조하는 기술이다. 이 발명은 웨이퍼 레벨에서 다이싱 공정을 이용해 절연층을 형성하므로 생산성이 높고 3차원 적층 칩의 크기를 최소화하는 특징이 있다. 단위 칩, 적층 칩, 절연층, 다이싱, 웨이퍼
전문보기
기술이전 상담신청