특허보유현황
전기도금을 이용한 적층 칩의 접합 방법
출원인
한국과학기술원|한국기계연구원
등록상태
등록
출원번호
1020100060368
출원일
2010-06-25
공개번호
1020120000178
공개일
2012-01-02
등록번호
1011303130000
등록일
2012-03-19
IPC 분류
H10W 70/40|H10W 70/60|H10W 72/00
대표도면
요약
이 발명은 전기도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 전기도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 전기도금을 이용하여 TSV가 형성된 적층 칩의 금속 범프를 동시에 접합할 수 있으므로 가공 공정이 단순하고 생산성이 높은 장점이 있다. 또한, 이 발명은 저온에서 도금에 의해 접합부를 형성함에 따라 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 전기도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다.
전문보기
기술이전 상담신청